«Задачи по цифровой схемотехнике»

Задание 2

1. Минимизируйте данную функцию тремя способами: методом тождественных преобразований (при помощи алгебры Буля), методом Квайна, методом карт Карно.

2. Спроектировать устройство к следующей задаче:

Три преподавателя отбирают задачи для олимпиады. На выбор предлагается несколько задач. По каждой из задач каждый из преподавателей высказывает своё мнение: лёгкая задача(0) или трудная (1).Задача включается в олимпиадное задание, если не менее двух преподавателей отметили её как трудную, но если все три преподавателя считают её трудной, то такая задача не включается в олимпиадное задание как слишком сложная. Устройство должно выдавать на выходе 1, если задача включена в олимпиадное задание, и 0, если не включена.

3. Создайте устройство для проверки трёх сигналов на совпадение( на выходе этого блока должна возникать единица только в том случае, когда все входные сигналы совпадают).

Задание 3

1. На каком выходе дешифратора повторяется сигнал А ?

2. Составьте схему фрагмента 4-входового дешифратора, на выходе которого должен установиться логический ноль при входном коде 1011 .

3. Составьте схему фрагмента шифратора, на выходе которого должен установиться 4- элементный код 1011 при возбуждении заданного входа.

4. Определите число, равное минимальной разрядности, какую должен иметь дешифратор для адресации 11-ти устройств.

5. Определите число входов, которое должен иметь неполный дешифратор, имеющий 10 выходов .

Задание 4

1. Определите число адресных входов, которое должен иметь мультиплексор, если количество информационных входов равно восьми.

Указание . Вспомните сколько разрядов должно иметь двоичное число, чтобы создать 8 комбинаций.

2. Чем отличается демультиплексор от дешифратора?

3. Определите последовательность кодов на адресных входах мультиплексора, чтобы 4 разрядный код на информационных входах преобразовать в последовательный код на выходе.

Указание. Вспомните, как соотносится адресный код с номером коммутируемого на выход информационного входа.

4. Составьте схему цифрового компаратора для сравнения на равенство двух двухразрядных кодов.

5. Составьте схему цифрового компаратора для сравнения на неравенство двух двухразрядных кодов.

Задание 5

1. Составьте схему полусумматора на элементной базе И, ИЛИ, НЕ.

2. Записать структурную формулу, которая реализуется комбинационной схемой, приведенной на рисунке. Упростить полученную структурную формулу и построить новую схему на элементах И, ИЛИ, НЕ.

3. Упростить схему комбинационного устройства, приведённую на рисунке.

4. Синтезировать в базисе И, ИЛИ, Не устройство, сигнал на выходе которого равен 1 только в том случае, когда на его двух входах ( x 1 и x 2 ) различные сигналы.

5. Решить предыдущую задачу, используя элементную базу И-НЕ.

Задание 6

1. Назовите триггер с наибольшим быстродействием (аналогичные элементы сравниваемых триггеров имеют одинаковое быстродействие). Почему вы так считаете?

2. На рисунке приведена схема асинхронного RS –триггера на элементах ИЛИ-НЕ и его условное обозначение;

A Пояснить принцип работы триггера;

B Составить таблицу переключений триггера;

C Записать собственную функцию RS -тригера.

3.Какое минимальное число разрядов должен иметь сдвиговый регистр, чтобы трёхзначное двоичное число можно было увеличить в восемь раз?

4. На рисунке приведена схема 4-разрядного сдвигающего регистра на D -триггерах и его условное обозначение. Пояснит принцип работы регистра на примере продвижения одной единицы.

Задание 7

На рисунке приведена схема суммирующего 3-разрядного двоичного счётчика на D -триггерах.

1. Пояснить принцип работы двоичного счётчика;

2. Составить таблицу переключений счётчика;

3. Определить коэффициент пересчёта (модуль счёта) k ;

4. Построить временные диаграммы сигналов, снимаемых с выходов Q 1 , Q 2 , Q 3 .

5. Какие необходимо произвести изменения в схеме суммирующего счётчика, чтобы он стал вычитающим?